TRS-STAR GMbH

banner boards

Verhindern Sie Overbuilding und sichern Sie Ihr Design mit der FPGA Lock IP

FPGA Lock

FPGA Lock ist ein kleiner FPGA-IP Core, das Overbuilding und Klonen Ihrer FPGA-basierten Systeme verhindert und somit Ihre Einnahmen schützt. Es kann auch verwendet werden, um die Hardware-Integrität in sicherheitskritischen, medizinischen oder Militär-/Verteidigungsanwendungen zu gewährleisten.
Der IP-Core verbraucht weniger als 1 kLUT FP- GA-Ressourcen, einen Benutzer-IO und kaum PCB-Ressourcen. Er ist dafür ausgelegt mit dem gehärteten Krypto-IC ATSHA204A von Microchip zu kommunizieren. Benutzer können IP-Diebstahl und Overbuilding verhindern. Das FPGA Lock IP verwendet symmetrische Kryptographie, was bedeutet, dass sich FPGA und Krypto-Chip einen gemeinsamen geheimen Schlüssel teilen.

Eine kostenlose Evaluierung ist mit den T*Square Educations Boards möglich!

ArtikelBeschreibungPreis
FPGA-LOCK-EVAL Verschlüsselte Quelldateien. Der geheime Schlüssel dient ausschließlich der Evaluierung. 0,- €
FPGA-LOCK-FIX Verschlüsselte Quelldateien. Der geheime Schlüssel wird nur für die Produktion verwendet. Keine Mindestbestellmenge für den Krypto-Chip. 1.000,- €
FPGA-LOCK-CUST Verschlüsselte Quelldateien. Der kundenspezifische geheime Schlüssel wird nur für einen Kunden verwendet, ist jedoch unbekannt für diesen Kunden. Keine Mindestbestellmenge für den Krypto-Chip. 2.000,- €
FPGA-LOCK-RTL RTL-Quelldateien. Der Kunde hat die volle Kontrolle über den geheimen Schlüssel. 7500,- €

FPGA Lock Grafik

  1. Test ausgelöst, das IP liest die Geräte-ID.
  2. DasIPsendeteine256-BitRandomChallenge.
  3. ATSHA204a führt einen SHA256-Hash für die Challenge, ihre ID und einen programmierten 256-Bit-Geheimschlüssel durch. Das Hash-Ergebnis wird an den Kern zurückgegeben.
  4. Das IP führt ebenfalls den Hash der Challenge, der Geräte-ID und des geheimen Schlüssels (die ihm bekannt sind) durch.
  5. Wenn die beiden Hash-Ergebnissätze übereinstimmen, ist ein Gerät mit dem korrekt pro grammierten Geheimschlüssel vorhanden und die FPGA-Funktionalität ist aktiviert.